Vitis FSBL
Hari ini masih berkutat dengan Vitis dengan kasus nya yang belum terselesaikan, aku mulai membaca buku dokumentasi dari xilinx untuk mengetahui detail lanjutnya sayangnya belum saya coba implementasikan hari ini. Kasuspun masih sama ketika kita tidak bisa membuat fsbl dengan proper (maksudnya tidak sesuai dengan tutorial kali ini saya coba untuk melanjutkan test generate fsbl lagi). Sekarang sudah memasuki bulan maret tapi saya tidak mengerti mengapa dunia terasa sangat cepat padahal sewaktu bulan Desember tahun lalu sampai sekarang dunia berjalan sangat lambat. Mungkin aku terlalu lama membuang waktu menghabiskan waktu dengan pekerjaan yang kurang bermanfaat. Hari ini aku kembali mendownload IDE untuk STM32 dan semoga saja bisa menyelesaikan kasus uart dahulu yang belum selesai.
